

作业 8 Cache Coherence

考虑一个系统包含 4 个字节寻址的处理器。每个处理器有一个私有的 L1 Cache，大小为 256 bytes，采用直接映射（direct-mapped）和写回策略（write-back），block size 是 64 bytes。该系统采用 MESI 协议保证 cache coherence。

内存访问的地址范围是 0x50000000 - 0x5FFFFFFF。假设所有的内存访问地址在对应的 cache block 中的 offset 都是 0，多处理器之间采用广播的方式进行通信。

假设宇宙射线导致该系统的某个 cache line 中的 MESI 协议状态发生了变化，导致了 cache 的不一致。下图给出了系统初始状态（已经发生了宇宙射线导致的变化）：

Cache 0		
	Tag	MESI State
Set 0	0x5FFFFFF	M
Set 1	0x5FFFFFF	E
Set 2	0x5FFFFFF	S
Set 3	0x5FFFFFF	I

Cache 1		
	Tag	MESI State
Set 0	0x522222	I
Set 1	0x510000	S
Set 2	0x5FFFFFF	S
Set 3	0x533333	S

Cache 2		
	Tag	MESI State
Set 0	0x5F111F	M
Set 1	0x511100	E
Set 2	0x5FFFFFF	S
Set 3	0x533333	S

Cache 3		
	Tag	MESI State
Set 0	0x5FF000	E
Set 1	0x511100	S
Set 2	0x5FFFF0	I
Set 3	0x533333	I

(a) 哪个 cache line 的状态因为宇宙射线导致了变化，产生了一致？

(b) 在初始状态基础上，下面的指令执行顺序，是否会导致错误的执行结果（即读到的数据不正确）？

order	Processor 0	Processor 1	Processor 2	Processor 3
1			ld 0x51110040	
2	st 0x5FFFFFF40			
3				st 0x51110040
4		ld 0x5FFFFFF80		
5		ld 0x51110040		
6		ld 0x5FFFFFF40		

(c) 在初始状态基础上，怎么通过最少的内存访问指令，使得系统最终状态变成下图所示（假设宇宙射线不会再发生了），请写出内存访问顺序，具体操作（ld/st），访问的内存地址以及由哪个处理器发起。

Cache 0		
	Tag	MESI State
Set 0	0x5FFFFFF	M
Set 1	0x5FFFFFF	E
Set 2	0x5FFFFFF	S
Set 3	0x5FFFFFF	E

Cache 1		
	Tag	MESI State
Set 0	0x5FF000	I
Set 1	0x510000	S
Set 2	0x5FFFFFF	S
Set 3	0x533333	I

Cache 2		
	Tag	MESI State
Set 0	0x5F111F	M
Set 1	0x511100	E
Set 2	0x5FFFFFF	S
Set 3	0x533333	I

Cache 3		
	Tag	MESI State
Set 0	0x5FF000	M
Set 1	0x511100	S
Set 2	0x5FFFF0	I
Set 3	0x533333	I